请选择 进入手机版 | 继续访问电脑版

热点推荐

广告位一广告位三 广告位二
查看: 1590|回复: 0

如何利用EDA软件对PCB进行阻抗控制

[复制链接]

594

主题

597

帖子

7万

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
78051
QQ
发表于 2019-12-30 19:38:31 | 显示全部楼层 |阅读模式

不同的走线方式都是可以通过计算得到对应的阻抗值。

它由一根带状导线与地平面构成,中间是电介质。如果电介质的介电常数、线的宽度、及其与地平面的距离是可控的,则它的特性阻抗也是可控的,其精确度将在±5%之内。

带状线(stripline)

[/url]

为了很好地对PCB进行阻抗控制,首先要了解PCB的结构:

通常多层板最外面的两个介质层都是浸润层,在这两层的外面使用单独的铜箔层作为外层铜箔。外层铜箔和内层铜箔的原始厚度规格,一般有0.5OZ、1OZ、2OZ(1OZ约为35um或1.4mil)三种,但经过一系列表面处理后,外层铜箔的最终厚度一般会增加将近1OZ左右。内层铜箔即为芯板两面的包铜,其最终厚度与原始厚度相差很小,但由于蚀刻的原因,一般会减少几个um。

当制作某一特定厚度的印制板时,一方面要求合理地选择各种材料的参数,另一方面,半固化片最终成型厚度也会比初始厚度小一些。下面是一个典型的6层板叠层结构:

PCB的参数:

表层铜箔:

芯板:我们常用的板材是S1141A,标准的FR-4,两面包铜,可选用的规格可与厂家联系确定。

规格(原始厚度)有7628(0.185mm),2116(0.105mm),1080(0.075mm),3313(0.095mm ),实际压制完成后的厚度通常会比原始值小10-15um左右。同一个浸润层最多可以使用3个半固化片,而且3个半固化片的厚度不能都相同,最少可以只用一个半固化片,但有的厂家要求必须至少使用两个。如果半固化片的厚度不够,可以把芯板两面的铜箔蚀刻掉,再在两面用半固化片粘连,这样可以实现较厚的浸润层。

铜箔上面的阻焊层厚度C2≈8-10um,表面无铜箔区域的阻焊层厚度C1根据表面铜厚的不同而不同,当表面铜厚为45um时C1≈13-15um,当表面铜厚为70um时C1≈17-18um。

我们会以为导线的横截面是一个矩形,但实际上却是一个梯形。以TOP层为例,当铜箔厚度为1OZ时,梯形的上底边比下底边短1MIL。比如线宽5MIL,那么其上底边约4MIL,下底边5MIL。上下底边的差异和铜厚有关,下表是不同情况下梯形上下底的关系。

介电常数:半固化片的介电常数与厚度有关,下表为不同型号的半固化片厚度和介电常数参数:

板材的介电常数与其所用的树脂材料有关,FR4板材其介电常数为4.2—4.7,并且随着频率的增加会减小。

能确保加工的最小线宽和线距:4mil/4mil。

当我们了解了多层板的结构并掌握了所需要的参数后,就可以通过EDA软件来计算阻抗。可以使用[url=http://www.elecfans.com/tags/allegro/]Allegro来计算,但这里向大家推荐另一个工具Polar SI9000,这是一个很好的计算特征阻抗的工具,现在很多印制板厂都在用这个软件。

[url=http://file.elecfans.com/web1/M00/B2/80/pIYBAF4K_C2ANtEuAABHN3wpeVM223.png][/url]

差分对走线的PCB要求

(2)走平行等距线。确定走线线宽及间距,在走线时要严格按照计算出的线宽和间距,两线间距要一直保持不变,也就是要保持平行。平行的方式有两种: 一种为两条线走在同一线层(side-by-side),另一种为两条线走在上下相两层(over-under)。一般尽量避免使用后者即层间差分信号, 因为在PCB板的实际加工过程中,由于层叠之间的层压对准精度大大低于同层蚀刻精度,以及层压过程中的介质流失,不能保证差分线的间距等于层间介质厚度, 会造成层间差分对的差分阻抗变化。困此建议尽量使用同层内的差分。



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x




上一篇:集成电路设计中的EDA技术
下一篇:怎样才能画出一份整齐高效可靠的PCB图


回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

快速回复 返回顶部 返回列表